La tecnologia del packaging è uno dei processi più importanti nell’industria dei semiconduttori. In base alla forma del pacchetto, può essere suddiviso in pacchetto socket, pacchetto a montaggio superficiale, pacchetto BGA, pacchetto dimensione chip (CSP), pacchetto modulo chip singolo (SCM, lo spazio tra il cablaggio sul circuito stampato (PCB) e il pad della scheda del circuito integrato (IC) corrisponde), pacchetto di moduli multi-chip (MCM, che può integrare chip eterogenei), pacchetto a livello di wafer (WLP, incluso pacchetto a livello di wafer fan-out (FOWLP), componenti micro a montaggio superficiale (microSMD ), ecc.), pacchetto tridimensionale (pacchetto di interconnessione micro bump, pacchetto di interconnessione TSV, ecc.), pacchetto di sistema (SIP), sistema di chip (SOC).
Le forme di imballaggio 3D sono principalmente divise in tre categorie: tipo sepolto (seppellito il dispositivo in un cablaggio multistrato o sepolto nel substrato), tipo di substrato attivo (integrazione del wafer di silicio: prima integrare i componenti e il substrato del wafer per formare un substrato attivo ; quindi disporre linee di interconnessione multistrato e assemblare altri chip o componenti sullo strato superiore) e di tipo impilato (wafer di silicio impilati con wafer di silicio, chip impilati con wafer di silicio e chip impilati con chip).
I metodi di interconnessione 3D includono wire bonding (WB), flip chip (FC), through silicon via (TSV), conduttore a pellicola, ecc.
TSV realizza l'interconnessione verticale tra i chip. Poiché la linea di interconnessione verticale ha la distanza più breve e una resistenza maggiore, è più facile realizzare imballaggi con struttura eterogenea miniaturizzata, ad alta densità, ad alte prestazioni e multifunzionali. Allo stesso tempo può anche interconnettere chip di materiali diversi;
attualmente, esistono due tipi di tecnologie di produzione microelettronica che utilizzano il processo TSV: confezionamento di circuiti tridimensionali (integrazione di circuiti integrati 3D) e confezionamento di silicio tridimensionale (integrazione di silicio 3D).
La differenza tra le due forme è che:
(1) L'imballaggio del circuito 3D richiede che gli elettrodi del chip siano preparati in protuberanze e che le protuberanze siano interconnesse (legate mediante incollaggio, fusione, saldatura, ecc.), mentre l'imballaggio in silicio 3D è un'interconnessione diretta tra chip (legame tra ossidi e Cu -Legame Cu).
(2) La tecnologia di integrazione dei circuiti 3D può essere ottenuta mediante il collegamento tra wafer (confezionamento di circuiti 3D, confezionamento di silicio 3D), mentre il collegamento chip-to-chip e il collegamento da chip a wafer possono essere ottenuti solo mediante il confezionamento di circuiti 3D.
(3) Ci sono degli spazi tra i chip integrati dal processo di confezionamento del circuito 3D e i materiali dielettrici devono essere riempiti per regolare la conduttività termica e il coefficiente di dilatazione termica del sistema per garantire la stabilità delle proprietà meccaniche ed elettriche del sistema; non ci sono spazi tra i chip integrati dal processo di confezionamento in silicio 3D, il consumo energetico, il volume e il peso del chip sono piccoli e le prestazioni elettriche sono eccellenti.
Il processo TSV può costruire un percorso del segnale verticale attraverso il substrato e collegare l'RDL sulla parte superiore e inferiore del substrato per formare un percorso del conduttore tridimensionale. Pertanto, il processo TSV è uno dei capisaldi importanti per la costruzione di una struttura di dispositivo passivo tridimensionale.
Secondo l'ordine tra il front-end della linea (FEOL) e il back-end della linea (BEOL), il processo TSV può essere suddiviso in tre processi di produzione principali, vale a dire, via primo (ViaFirst), via mezzo (Via Middle) e via tramite ultimo processo (Via Last), come mostrato in figura.
1. Tramite processo di incisione
Il processo di incisione è la chiave per produrre la struttura TSV. La scelta di un processo di incisione adatto può migliorare efficacemente la resistenza meccanica e le proprietà elettriche del TSV e inoltre correlarle all'affidabilità complessiva dei dispositivi tridimensionali TSV.
Attualmente, ci sono quattro principali TSV tradizionali tramite processi di incisione: incisione ionica reattiva profonda (DRIE), incisione a umido, incisione elettrochimica fotoassistita (PAECE) e perforazione laser.
(1) Incisione con ioni reattivi profondi (DRIE)
L'attacco con ioni reattivi profondi, noto anche come processo DRIE, è il processo di attacco TSV più comunemente utilizzato, utilizzato principalmente per realizzare TSV tramite strutture con proporzioni elevate. I tradizionali processi di attacco al plasma possono generalmente raggiungere solo una profondità di attacco di diversi micron, con una bassa velocità di attacco e una mancanza di selettività della maschera di attacco. Su questa base Bosch ha apportato miglioramenti di processo corrispondenti. Utilizzando SF6 come gas reattivo e rilasciando gas C4F8 durante il processo di attacco come protezione passivante per le pareti laterali, il processo DRIE migliorato è adatto per incidere vie con rapporto di aspetto elevato. Per questo motivo viene chiamato anche processo Bosch dal nome del suo inventore.
La figura seguente è una foto di un formato elevato formato tramite incisione del processo DRIE.
Sebbene il processo DRIE sia ampiamente utilizzato nel processo TSV grazie alla sua buona controllabilità, il suo svantaggio è che la planarità della parete laterale è scarsa e si formeranno difetti a forma di grinza. Questo difetto è più significativo quando si incidono via con proporzioni elevate.
(2) Incisione a umido
L'incisione a umido utilizza una combinazione di maschera e incisione chimica per incidere i fori passanti. La soluzione di attacco più comunemente utilizzata è KOH, che può incidere le posizioni sul substrato di silicio che non sono protette dalla maschera, formando così la struttura a foro passante desiderata. L'incisione a umido è il primo processo di incisione a foro passante sviluppato. Poiché le fasi del processo e le attrezzature necessarie sono relativamente semplici, è adatto per la produzione in serie di TSV a basso costo. Tuttavia, il suo meccanismo di attacco chimico determina che il foro passante formato con questo metodo sarà influenzato dall'orientamento del cristallo del wafer di silicio, rendendo il foro passante inciso non verticale ma mostrando un chiaro fenomeno di parte superiore ampia e fondo stretto. Questo difetto limita l'applicazione dell'incisione a umido nella produzione TSV.
(3) Incisione elettrochimica fotoassistita (PAECE)
Il principio di base dell'attacco elettrochimico fotoassistito (PAECE) è quello di utilizzare la luce ultravioletta per accelerare la generazione di coppie elettrone-lacuna, accelerando così il processo di attacco elettrochimico. Rispetto al processo DRIE ampiamente utilizzato, il processo PAECE è più adatto per incidere strutture a foro passante con proporzioni ultra-grandi superiori a 100:1, ma il suo svantaggio è che la controllabilità della profondità di incisione è più debole di DRIE e la sua tecnologia può richiedono ulteriori ricerche e miglioramenti dei processi.
(4) Foratura laser
È diverso dai tre metodi precedenti. Il metodo di perforazione laser è un metodo puramente fisico. Utilizza principalmente l'irradiazione laser ad alta energia per sciogliere ed evaporare il materiale del substrato nell'area specificata per realizzare fisicamente la costruzione a foro passante del TSV.
Il foro passante formato dalla perforazione laser ha un rapporto di aspetto elevato e la parete laterale è sostanzialmente verticale. Tuttavia, poiché la perforazione laser utilizza effettivamente il riscaldamento locale per formare il foro passante, la parete del foro del TSV sarà influenzata negativamente dal danno termico e ridurrà l'affidabilità.
2. Processo di deposizione dello strato di rivestimento
Un'altra tecnologia chiave per la produzione di TSV è il processo di deposizione dello strato di rivestimento.
Il processo di deposizione dello strato di rivestimento viene eseguito dopo che il foro passante è stato inciso. Lo strato di rivestimento depositato è generalmente un ossido come SiO2. Lo strato di rivestimento si trova tra il conduttore interno del TSV e il substrato e svolge principalmente il ruolo di isolare la dispersione di corrente CC. Oltre al deposito di ossido, sono necessari anche strati barriera e seme per il riempimento del conduttore nel processo successivo.
Lo strato di rivestimento prodotto deve soddisfare i seguenti due requisiti fondamentali:
(1) la tensione di rottura dello strato isolante dovrebbe soddisfare i reali requisiti di funzionamento del TSV;
(2) gli strati depositati sono altamente consistenti e hanno una buona adesione tra loro.
La figura seguente mostra una foto dello strato di rivestimento depositato mediante deposizione chimica in fase vapore potenziata dal plasma (PECVD).
Il processo di deposizione deve essere adattato di conseguenza per i diversi processi di produzione TSV. Per il processo front through-hole è possibile utilizzare un processo di deposizione ad alta temperatura per migliorare la qualità dello strato di ossido.
La tipica deposizione ad alta temperatura può essere basata sul tetraetil ortosilicato (TEOS) combinato con un processo di ossidazione termica per formare uno strato isolante SiO2 di alta qualità e altamente coerente. Per i processi a foro passante centrale e a foro passante posteriore, poiché il processo BEOL è stato completato durante la deposizione, è necessario un metodo a bassa temperatura per garantire la compatibilità con i materiali BEOL.
In queste condizioni, la temperatura di deposizione dovrebbe essere limitata a 450°, compreso l'uso di PECVD per depositare SiO2 o SiNx come strato isolante.
Un altro metodo comune consiste nell'utilizzare la deposizione di strato atomico (ALD) per depositare Al2O3 per ottenere uno strato isolante più denso.
3. Processo di riempimento del metallo
Il processo di riempimento del TSV viene eseguito immediatamente dopo il processo di deposizione del liner, che è un'altra tecnologia chiave che determina la qualità del TSV.
I materiali che possono essere riempiti includono polisilicio drogato, tungsteno, nanotubi di carbonio, ecc. a seconda del processo utilizzato, ma il più diffuso è ancora il rame elettrolitico, perché il suo processo è maturo e la sua conduttività elettrica e termica è relativamente elevata.
In base alla differenza di distribuzione della velocità di galvanizzazione nel foro passante, può essere principalmente suddiviso in metodi di galvanica subconformale, conforme, superconformale e dal basso verso l'alto, come mostrato nella figura.
La galvanica subconformale è stata utilizzata principalmente nella fase iniziale della ricerca sul TSV. Come mostrato nella Figura (a), gli ioni Cu forniti dall'elettrolisi sono concentrati nella parte superiore, mentre la parte inferiore non è sufficientemente integrata, il che fa sì che la velocità di elettroplaccatura nella parte superiore del foro passante sia superiore a quella sotto la parte superiore. Pertanto, la parte superiore del foro passante verrà chiusa in anticipo prima che sia completamente riempita e all'interno si formerà un grande vuoto.
Il diagramma schematico e la foto del metodo di galvanica conforme sono mostrati nella Figura (b). Garantendo la supplementazione uniforme di ioni Cu, la velocità di galvanizzazione in ciascuna posizione nel foro passante è sostanzialmente la stessa, quindi all'interno verrà lasciata solo una cucitura e il volume vuoto è molto più piccolo di quello del metodo di galvanoplastica subconformale, quindi è ampiamente utilizzato.
Per ottenere ulteriormente un effetto di riempimento privo di vuoti, è stato proposto il metodo di elettroplaccatura superconformale per ottimizzare il metodo di elettroplaccatura conforme. Come mostrato nella Figura (c), controllando l'apporto di ioni Cu, il tasso di riempimento sul fondo è leggermente superiore a quello in altre posizioni, ottimizzando così il gradiente del tasso di riempimento dal basso verso l'alto per eliminare completamente la cucitura sinistra mediante il metodo di galvanica conforme, in modo da ottenere un riempimento di rame metallico completamente privo di vuoti.
Il metodo galvanico bottom-up può essere considerato un caso particolare del metodo superconforme. In questo caso, la velocità di galvanizzazione, ad eccezione del fondo, viene ridotta a zero e solo la galvanica viene eseguita gradualmente dal basso verso l'alto. Oltre al vantaggio dell'assenza di vuoti del metodo di elettroplaccatura conforme, questo metodo può anche ridurre efficacemente il tempo complessivo di elettroplaccatura, per questo è stato ampiamente studiato negli ultimi anni.
4. Tecnologia di processo RDL
Il processo RDL è una tecnologia di base indispensabile nel processo di confezionamento tridimensionale. Attraverso questo processo, è possibile realizzare interconnessioni metalliche su entrambi i lati del substrato per raggiungere lo scopo di ridistribuzione delle porte o interconnessione tra pacchetti. Pertanto, il processo RDL è ampiamente utilizzato nei sistemi di confezionamento fan-in-fan-out o 2.5D/3D.
Nel processo di costruzione di dispositivi tridimensionali, il processo RDL viene solitamente utilizzato per interconnettere TSV per realizzare una varietà di strutture di dispositivi tridimensionali.
Attualmente esistono due principali processi RDL tradizionali. Il primo è basato su polimeri fotosensibili e combinato con processi di elettrodeposizione e incisione del rame; l'altro è implementato utilizzando il processo Cu Damascus combinato con il processo PECVD e lucidatura chimico-meccanica (CMP).
Quanto segue introdurrà rispettivamente i percorsi di processo principali di questi due RDL.
Il processo RDL basato su polimero fotosensibile è mostrato nella figura sopra.
Innanzitutto, uno strato di colla PI o BCB viene rivestito sulla superficie del wafer mediante rotazione e, dopo il riscaldamento e l'indurimento, viene utilizzato un processo di fotolitografia per aprire i fori nella posizione desiderata, quindi viene eseguita l'incisione. Successivamente, dopo aver rimosso il fotoresist, Ti e Cu vengono spruzzati sul wafer attraverso un processo di deposizione fisica da vapore (PVD) rispettivamente come strato barriera e strato seme. Successivamente, il primo strato di RDL viene prodotto sullo strato Ti/Cu esposto combinando fotolitografia e processi di galvanica del Cu, quindi il fotoresist viene rimosso e il Ti e il Cu in eccesso vengono rimossi tramite attacco chimico. Ripetere i passaggi precedenti per formare una struttura RDL multistrato. Questo metodo è attualmente più ampiamente utilizzato nel settore.
Un altro metodo per la produzione di RDL si basa principalmente sul processo Cu Damascus, che combina i processi PECVD e CMP.
La differenza tra questo metodo e il processo RDL basato su polimero fotosensibile è che nella prima fase di produzione di ogni strato, PECVD viene utilizzato per depositare SiO2 o Si3N4 come strato isolante, quindi viene formata una finestra sullo strato isolante mediante fotolitografia e l'attacco con ioni reattivi, la barriera/strato seme di Ti/Cu e il rame conduttore vengono spruzzati rispettivamente, quindi lo strato conduttore viene assottigliato allo spessore richiesto mediante il processo CMP, ovvero uno strato di RDL o si forma uno strato a foro passante.
La figura seguente è un diagramma schematico e una foto della sezione trasversale di un RDL multistrato costruito sulla base del processo Cu Damasco. Si può osservare che TSV viene prima collegato allo strato a foro passante V01, quindi impilato dal basso verso l'alto nell'ordine di RDL1, strato a foro passante V12 e RDL2.
Ciascuno strato di RDL o strato a foro passante viene prodotto in sequenza secondo il metodo sopra descritto.Poiché il processo RDL richiede l'uso del processo CMP, il suo costo di produzione è superiore a quello del processo RDL basato su polimero fotosensibile, quindi la sua applicazione è relativamente bassa.
5. Tecnologia di processo IPD
Per la produzione di dispositivi tridimensionali, oltre all'integrazione diretta su chip su MMIC, il processo IPD fornisce un altro percorso tecnico più flessibile.
I dispositivi passivi integrati, noti anche come processo IPD, integrano qualsiasi combinazione di dispositivi passivi inclusi induttori su chip, condensatori, resistori, convertitori balun, ecc. su un substrato separato per formare una libreria di dispositivi passivi sotto forma di scheda di trasferimento che può essere chiamati in modo flessibile in base alle esigenze progettuali.
Poiché nel processo IPD i dispositivi passivi vengono prodotti e integrati direttamente sulla scheda di trasferimento, il flusso del processo è più semplice e meno costoso rispetto all'integrazione su chip dei circuiti integrati e può essere prodotto in serie in anticipo come libreria di dispositivi passivi.
Per la produzione di dispositivi passivi tridimensionali TSV, l'IPD può compensare efficacemente il peso dei costi dei processi di imballaggio tridimensionale, inclusi TSV e RDL.
Oltre ai vantaggi in termini di costi, un altro vantaggio dell’IPD è la sua elevata flessibilità. Una delle flessibilità dell'IPD si riflette nei diversi metodi di integrazione, come mostrato nella figura seguente. Oltre ai due metodi di base per integrare direttamente l'IPD nel substrato della confezione tramite il processo flip-chip come mostrato nella Figura (a) o il processo di incollaggio come mostrato nella Figura (b), è possibile integrare un altro strato di IPD su uno strato di IPD come mostrato nelle Figure (c)-(e) per ottenere una gamma più ampia di combinazioni di dispositivi passivi.
Allo stesso tempo, come mostrato nella Figura (f), l'IPD può essere ulteriormente utilizzato come scheda adattatore per seppellire direttamente il chip integrato su di esso per costruire direttamente un sistema di packaging ad alta densità.
Quando si utilizza IPD per costruire dispositivi passivi tridimensionali, è possibile utilizzare anche il processo TSV e il processo RDL. Il flusso del processo è fondamentalmente lo stesso del metodo di elaborazione dell'integrazione su chip sopra menzionato e non verrà ripetuto; la differenza è che poiché l'oggetto dell'integrazione cambia da chip a scheda adattatore, non è necessario considerare l'impatto del processo di confezionamento tridimensionale sull'area attiva e sullo strato di interconnessione. Ciò porta inoltre a un'altra flessibilità chiave dell'IPD: una varietà di materiali di substrato può essere selezionata in modo flessibile in base ai requisiti di progettazione dei dispositivi passivi.
I materiali di substrato disponibili per IPD non sono solo materiali di substrato semiconduttori comuni come Si e GaN, ma anche ceramiche Al2O3, ceramiche co-cotte a bassa/alta temperatura, substrati di vetro, ecc. Questa caratteristica espande efficacemente la flessibilità di progettazione dei sistemi passivi dispositivi integrati da IPD.
Ad esempio, la struttura dell'induttore passivo tridimensionale integrata da IPD può utilizzare un substrato di vetro per migliorare efficacemente le prestazioni dell'induttore. In contrasto con il concetto di TSV, i fori passanti realizzati sul substrato di vetro sono anche chiamati through-glass vias (TGV). La foto dell'induttore tridimensionale prodotto sulla base dei processi IPD e TGV è mostrata nella figura seguente. Poiché la resistività del substrato di vetro è molto più elevata di quella dei materiali semiconduttori convenzionali come il Si, l'induttore tridimensionale TGV ha migliori proprietà di isolamento e la perdita di inserzione causata dall'effetto parassita del substrato alle alte frequenze è molto inferiore a quella dell'induttore l'induttore tridimensionale TSV convenzionale.
D'altro canto, i condensatori metallo-isolante-metallo (MIM) possono anche essere prodotti sul substrato di vetro IPD attraverso un processo di deposizione di film sottile e interconnessi con l'induttore tridimensionale TGV per formare una struttura di filtro passivo tridimensionale. Pertanto, il processo IPD ha un ampio potenziale applicativo per lo sviluppo di nuovi dispositivi passivi tridimensionali.
Orario di pubblicazione: 12 novembre 2024