Processo di produzione dei semiconduttori: tecnologia Etch

Sono necessari centinaia di processi per trasformare awaferin un semiconduttore. Uno dei processi più importanti èacquaforte- cioè, intagliando sottili schemi di circuiti sulwafer. Il successo delacquaforteIl processo dipende dalla gestione di varie variabili all'interno di un intervallo di distribuzione prestabilito e ogni apparecchiatura di incisione deve essere preparata per funzionare in condizioni ottimali. I nostri ingegneri del processo di incisione utilizzano una tecnologia di produzione eccezionale per completare questo processo dettagliato.
L'SK Hynix News Center ha intervistato i membri dei team tecnici Icheon DRAM Front Etch, Middle Etch ed End Etch per saperne di più sul loro lavoro.
Acquaforte: Un viaggio verso il miglioramento della produttività
Nella produzione di semiconduttori, l'incisione si riferisce all'incisione di modelli su pellicole sottili. I modelli vengono spruzzati utilizzando il plasma per formare il contorno finale di ogni fase del processo. Il suo scopo principale è presentare perfettamente modelli precisi in base al layout e mantenere risultati uniformi in tutte le condizioni.
Se si verificano problemi nel processo di deposizione o fotolitografia, possono essere risolti mediante la tecnologia di incisione selettiva (Etch). Tuttavia, se qualcosa va storto durante il processo di incisione, la situazione non può essere invertita. Questo perché non è possibile riempire lo stesso materiale nella zona incisa. Pertanto, nel processo di produzione dei semiconduttori, l'incisione è fondamentale per determinare la resa complessiva e la qualità del prodotto.

Processo di incisione

Il processo di incisione comprende otto fasi: ISO, BG, BLC, GBL, SNC, M0, SN e MLM.
Innanzitutto, la fase ISO (Isolamento) incide (Etch) il silicio (Si) sul wafer per creare l'area attiva della cella. La fase BG (Buried Gate) costituisce la riga di indirizzo della riga (Word Line) 1 e la porta per creare un canale elettronico. Successivamente, la fase BLC (Bit Line Contact) crea il collegamento tra l'ISO e la riga dell'indirizzo della colonna (Bit Line) 2 nell'area delle celle. La fase GBL (Peri Gate+Cell Bit Line) creerà contemporaneamente la linea di indirizzo della colonna cella e il gate in periferia 3.
La fase SNC (Storage Node Contract) continua a creare il collegamento tra l'area attiva e il nodo di storage 4. Successivamente, la fase M0 (Metal0) costituisce i punti di connessione della periferica S/D (Storage Node) 5 e i punti di connessione tra la riga dell'indirizzo della colonna e il nodo di archiviazione. La fase SN (Storage Node) conferma la capacità dell'unità, mentre la successiva fase MLM (Multi Layer Metal) crea l'alimentazione esterna e il cablaggio interno, e l'intero processo di ingegneria dell'incisione (Etch) viene completato.

Dato che i tecnici dell'attacco (Etch) sono principalmente responsabili della modellazione dei semiconduttori, il reparto DRAM è diviso in tre team: Front Etch (ISO, BG, BLC); Incisione centrale (GBL, SNC, M0); Fine incisione (SN, MLM). Queste squadre sono anche divise in base alle posizioni di produzione e alle posizioni delle attrezzature.
Le posizioni di produzione sono responsabili della gestione e del miglioramento dei processi di produzione unitaria. Le posizioni di produzione svolgono un ruolo molto importante nel migliorare la resa e la qualità del prodotto attraverso il controllo variabile e altre misure di ottimizzazione della produzione.
Le posizioni relative alle attrezzature sono responsabili della gestione e del rafforzamento delle attrezzature di produzione per evitare problemi che possono verificarsi durante il processo di incisione. La responsabilità principale delle posizioni relative alle apparecchiature è garantire le prestazioni ottimali delle apparecchiature.
Sebbene le responsabilità siano chiare, tutti i team lavorano per un obiettivo comune, ovvero gestire e migliorare i processi di produzione e le relative attrezzature per aumentare la produttività. A tal fine, ogni team condivide attivamente i propri risultati e le aree di miglioramento e collabora per migliorare le prestazioni aziendali.
Come affrontare le sfide della tecnologia di miniaturizzazione

SK Hynix ha avviato la produzione in serie di prodotti DRAM LPDDR4 da 8 Gb per il processo di classe 10 nm (1a) nel luglio 2021.

cover_image

I modelli di circuiti di memoria a semiconduttore sono entrati nell'era dei 10 nm e, dopo i miglioramenti, una singola DRAM può ospitare circa 10.000 celle. Pertanto, anche nel processo di attacco, il margine del processo è insufficiente.
Se il foro formato (Hole) 6 è troppo piccolo, potrebbe apparire “non aperto” e bloccare la parte inferiore del chip. Inoltre, se il foro formato è troppo grande, potrebbero verificarsi dei “ponti”. Quando lo spazio tra due fori è insufficiente si verifica un “ponte”, con conseguenti problemi di adesione reciproca nelle fasi successive. Man mano che i semiconduttori diventano sempre più raffinati, la gamma dei valori delle dimensioni dei fori si restringe gradualmente e questi rischi verranno gradualmente eliminati.
Per risolvere i problemi di cui sopra, gli esperti di tecnologia di incisione continuano a migliorare il processo, inclusa la modifica della ricetta del processo e dell'algoritmo APC7 e l'introduzione di nuove tecnologie di incisione come ADCC8 e LSR9.
Man mano che le esigenze dei clienti diventano sempre più diversificate, è emersa un’altra sfida: la tendenza alla produzione multiprodotto. Per soddisfare tali esigenze dei clienti, le condizioni di processo ottimizzate per ciascun prodotto devono essere impostate separatamente. Questa è una sfida molto particolare per gli ingegneri perché devono fare in modo che la tecnologia della produzione di massa soddisfi le esigenze sia di condizioni consolidate che di condizioni diversificate.
A tal fine, gli ingegneri di Etch hanno introdotto la tecnologia “APC offset”10 per gestire vari derivati ​​basati su prodotti core (Core Products) e hanno creato e utilizzato il “sistema T-index” per gestire in modo completo vari prodotti. Grazie a questi sforzi, il sistema è stato continuamente migliorato per soddisfare le esigenze della produzione multiprodotto.


Orario di pubblicazione: 16 luglio 2024