Wafer SOI

Breve descrizione:

Il wafer SOI è una struttura a sandwich con tre strati; Compreso lo strato superiore (strato del dispositivo), la parte centrale dello strato di ossigeno sepolto (per lo strato isolante di SiO2) e il substrato inferiore (silicio sfuso). I wafer SOI sono prodotti utilizzando il metodo SIMOX e la tecnologia di incollaggio dei wafer, che consente strati del dispositivo più sottili e più accurati, spessore uniforme e bassa densità di difetti.

Inviaci un'e-mail

Dettagli del prodotto

Tag dei prodotti

Wafer SOI(1)

Campo di applicazione

1. Circuito integrato ad alta velocità

2. Dispositivi a microonde

3. Circuito integrato ad alta temperatura

4. Dispositivi di alimentazione

5. Circuito integrato a basso consumo

6. MEMS

7. Circuito integrato a bassa tensione

Articolo		Discussione
Complessivamente	Diametro del wafer lunghezza d'onda (mm)	50/75/100/125/150/200mm±25um
	Arco/Deformazione 翘曲度(	<10um
	Particelle 颗粒度(	0,3um<30 cad
	Piatti/tacca 定位边/定位槽	Piatto o Notch
	Esclusione dei bordi Lunghezza (mm)	/
Livello dispositivo 器件层	Tipo/drogante del livello del dispositivo 器件层掺杂类型	Tipo N/Tipo P B/ P/ Sb / As
	Orientamento a livello di dispositivo 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Spessore dello strato del dispositivo 器件层厚度(um)	0,1~300um
	Resistività dello strato del dispositivo 器件层电阻率(ohm•cm)	0,001~100.000 ohm-cm
	Particelle dello strato del dispositivo 器件层颗粒度(	<30ea@0.3
	TTV livello dispositivo 器件层TTV(	<10um
	Finitura livello dispositivo 器件层表面处理	Lucido
SCATOLA	Spessore dell'ossido termico sepolto 埋氧层厚度(um)	50nm(500Å)~15um
Gestire il livello 衬底	Maniglia tipo wafer/drogante 衬底层类型	Tipo N/Tipo P B/ P/ Sb / As
	Gestire l'orientamento del wafer 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Gestire la resistività del wafer 衬底电阻率(ohm•cm)	0,001~100.000 ohm-cm
	Gestire lo spessore del wafer 衬底厚度(um)	>100um
	Maniglia Finitura Wafer 衬底表面处理	Lucido
I wafer SOI con specifiche target possono essere personalizzati in base alle esigenze del cliente.